Profile picture

Raffaele Zippo, PhD

Postdoctoral Researcher

University of Pisa

PhD in Smart Computing

Universities of Firenze and Pisa

MSc in Computer Engineering

University of Pisa

Bio

I am a postdoctoral researcher working on performance analysis and Quality of Service in computer architectures, at the Networking and Cloud Computing Lab of the University of Pisa.
I enjoy studying problems and coding solutions.

Per dubbi, chiarimenti, curiosità. Vi è utile, sfruttatelo.

L'orario ufficiale è ogni Lunedì dalle 16:00 - 18:00, ma può variare per impegni concomitanti.

Si prega di contattare prima per email o Teams.

  • Esercitazioni di Assembler, utilizzando la sintassi GAS per architettura x86 (32 bit)
  • Esercitazioni di Verilog, utilizzando Icarus Verilog
Per materiale ed esercizi, visitare la pagina del corso e il gruppo Teams più recente.
Si seguono, con il prof. Stea, tesi triennali e magistrali su
  • Quality of Service in predictable heterogeneous architectures
  • Algorithmics of Network Calculus
  • Processore sEP8, Verilog e ambiente relativo
Per maggiori dettagli, visitare la pagina del prof. Stea.

Design and Development of a Library for Manipulating, Optimizing and Computing Deterministic Network Calculus Expressions

M.Sc. in Computer Engineering

Andrea Trasacco

Relatori: Prof. Giovanni Stea, Dott. Raffaele Zippo

Valutazioni e Ottimizzazioni di Strategie di Calcolo in Deterministic Network Calculus

Laurea Triennale in Ingegneria Informatica

Antonio Andrea Salvalaggio

Relatori: Prof. Giovanni Stea, Dott. Raffaele Zippo

Validation of an Interference-aware model to predict the memory sub-system performance using Gem5 simulator

M.Sc. in Computer Engineering

Federico Montini

Relatori: Prof. Giovanni Stea, Dott. Raffaele Zippo

Analysis and Extension of the ARM MPAM Specification for Interference-Aware Memory and Cache Monitoring

M.Sc. in Computer Engineering

Riccardo Bertini

Relatori: Prof. Giovanni Stea, Dott. Raffaele Zippo

Design e implementazione di un ambiente di simulazione e testing in Verilog per il processore sEP8

Laurea Triennale in Ingegneria Informatica

Nicola Ramacciotti

Relatori: Prof. Giovanni Stea, Dott. Raffaele Zippo

Design and evaluation of an Arm MPAM extension to support QoS monitoring and control within Networks-on-Chip

M.Sc. in Computer Engineering

Edoardo Loni

Relatori: Prof. Giovanni Stea, Dott. Raffaele Zippo

Raffaele Zippo